時序收斂一直是設計流程中備受關注的一個階段。時序收斂流程能多快完成可能決定著芯片是否能把握住關鍵的上市時機。為取得高良率的可正常工作的芯片,設計師必須對各種可能的時序情景加以分析,而在領先的工藝上時序情景的數量呈指數級增長,成為設計師們所面臨著的重大時序收斂挑戰之一。