業界多認為，混合波束成形將是工作在微波和毫米波頻率下5G系統的首選架構。 此架構綜合運用數字(MIMO)和模擬波束成形，克服高路徑損耗并提高頻譜效率。

如圖1所示，m個數據流的組合分割到n條RF路徑上以形成自由空間中的波束，故天線組件總數為乘積m×n。 數字串流可透過多種方式組合，既可利用高層MIMO將所有能量導向單個用戶，也可利用多用戶MIMO支持多個用戶。

視應用決定RFIC整合度和制程選擇

本文將檢視一個簡單的大規模天線數組范例，藉以探討毫米波無線電的最優技術選擇。 現在深入查看毫米波系統無線電部分的方塊圖，可以看到一個經典超外差結構完成微波訊號到數字訊號的變換，然后連接到多路射頻訊號處理路徑，這里主要是運用微波移相器和衰減器實現波束成形。

傳統上，毫米波系統是利用分離組件所建構，導致其尺寸較大且成本較高。 這種系統里面的組件使用CMOS、SiGe BiCMOS和GaAs等技術，使每個組件都能得到較優的性能。 例如，數據轉換器現在采用CMOS制程開發，使采樣率達到GHz范圍。 上下變頻和波束成形功能可以在SiGe BiCMOS中有效實現。 根據系統指針要求，可能需要基于GaAs功率放大器和低噪聲放大器，但如果SiGe BiCMOS能夠滿足要求，利用它將能實現較高的整合度。

對于5G毫米波系統，業界希望將微波組件安裝在天線基板背面，這要求微波芯片的整合度必須大大提高。 例如，中心頻率為28GHz的天線的半波組件間距約為5mm。 頻率越高，此間距越小，芯片或封裝尺寸因而成為重要考慮因素。 理想情況下，單波束的整個方塊圖都應當整合到單個IC中；實際情形中，至少應將上下變頻器和RF前端整合到單個RFIC中。 整合度和制程選擇在某種程度上是由應用決定的，在下面的范例分析中將會提到這一點。

運用SiGe放大器減輕RFIC置入天線組件難度

此分析考慮一個典型基地臺天線系統，EIRP要求為60dBm。 假設條件如下：

． 組件增益=6dBi(瞄準線)。

． 波形PAPR=10dB(采用QAM的OFDM)。

． P1dB時的功率放大器PAE=30%。

． 發射/接收開關損耗=2dB。

． 發射/接收工作周期=70%/30%。

． 數據串流數量=8。

． 各電路模塊的功耗基于現有技術。

該模型是建立在八組數據串流的基礎上，鏈接到不同數量的RF鏈上。 模型中的天線數量以八的倍數擴大，最多512個組件。 圖2顯示功率放大器線性度隨著天線增益提高而變化的情況。

須注意的是，由于開關損耗，放大器的輸出功率要比提供給天線的功率高2dB；當給天線增加組件時，方向性增益隨著X軸對數值提高而線性提高，因此，各放大器的功耗要求降低。

為了便于說明，文中在曲線上迭加了技術圖，指示哪種技術對不同范圍的天線組件數量最佳。 須注意不同技術之間存在重迭，這是因為每種技術都有一個適用的值范圍。 另外，根據制程和電路設計實踐狀況，具體技術可以實現的性能也有一定范圍。

組件非常少時，各鏈需要高功率PA(GaN和GaAs)，但當組件數量超過200時，P1dB降到20dBm以下，處于硅制程可以滿足的范圍。 當組件數量超過500時，PA性能處于當前CMOS技術就能實現的范圍。

現在考慮組件增加時天線Tx系統的功耗，如圖3所示。 同預期一樣，功耗與天線增益成反比關系，但有一個限值。 超過數百組件時，PA的功耗不再占主導地位，導致效益遞減。

整個系統的功耗(包括發射器與接收器)。 如預期一樣，接收器的功耗隨著RF鏈的增加而線性提高。 若將不斷下降的Tx功耗曲線迭加在不斷上升的Rx功耗曲線上，會觀察到一個最低功耗區域。


本例中，最低值出現在大約128個組件時。 回顧出示的技術圖，要利用128個組件實現60dBm的EIRP，最佳PA技術是GaAs。

雖然使用GaAs PA可以實現最低的天線功耗和60dBm EIRP，但這可能無法滿足系統設計的全部要求。 前面提到，很多情況下要求將RFIC放在天線組件的λ/2間距以內。 使用GaAs發射/接收模塊可提供所需的性能，但不滿足尺寸約束條件。 為了利用GaAs發射/接收模塊，須要采用其他封裝和布線方案。

優先選擇可能是增加天線組件數量以使用整合到RFIC中的SiGe BiCMOS功率放大器。 圖4顯示，若將組件數量加倍，達到約256時，SiGe放大器便能滿足輸出功率要求。 功耗的增幅很小，而且可以把SiGe BiCMOS RFIC放到天線組件(28 GHz)的λ/2間距以內。

將這一做法擴展到CMOS，發現CMOS也能實現整體60dBm EIRP，但從技術圖看，組件數量還要加倍。 因此，這種方案會導致尺寸和功耗增加，考慮到電流技術限制，CMOS方法不是可行的選擇。

考慮訊號鏈/IC制程優勢確定最佳方案

因此，本文分析建議，若同時考慮功耗和整合尺寸的話，當前實現60dBm EIRP天線的最佳方案是將SiGe BiCMOS技術整合到RFIC中。 然而，如果考慮將更低功耗的天線用于CPE，那么CMOS當然是可行的方案。

此一分析是基于當前可用技術，但毫米波硅制程和設計技術正在取得重大進步。 我們預計未來的硅制程會有更好的能效和更高的輸出功率能力，將能實現更小的尺寸并進一步優化天線尺寸。

隨著5G的到來日益臨近，設計人員將持續遇到挑戰。 為毫米波無線電應用確定最佳技術方案時，考慮訊號鏈的所有方面和不同IC制程的各種優勢是有益的。

(本文作者為ADI通訊事業群技術長)