編者按
- 隨著半導體工藝的飛速發展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗增加又將導致芯片發熱量的增大和可靠性的下降。
- 因此，功耗已經成為深亞微米集成電路設計中的一個重要考慮因素。 為了使產品更具競爭力，業界對芯片設計的要求已從單純追求高性能、小面積轉為對性能、面積、功耗的綜合要求。
- DSP(數字處理器)作為數字系統的核心部件，其低功耗設計對降低整個系統的功耗具有重要的意義。 [詳細]
低功耗DSP產品
- 各大廠商推出的低功耗系列DSP
- TI推出全新低功耗處理器發展策略開發人員現在首先要面對的問題是：我的設計在功耗方面有一定的限制，TI如何在這方面幫我更多？
- ADI Blackfin? 處理器架構概述在許多過去需要同時采用一個高性能信號處理器和一個單獨的高效控制處理器的應用中，只需采用一個 Blackfin 處理器便足夠了。
- TI SmartReflex? 電源性能管理技術
- DSP核供應商靈活應對潛力應用
- ADI TigerSHARC?處理器的介紹
- LSI的數字信號處理器介紹
- CEVA推出高性能及低功耗DSP平臺
- Octasic推出的異步DSP處理器
FPGA/MCU V.S. DSP
- 與DSP競爭的其他種類的低功耗產品
- 降低FPGA設計的功耗是協調平衡藝術目前許多終端市場對可編程邏輯器件設計的低功耗要求越來越苛刻。OEM希望采用FPGA的設計能夠實現與ASIC相匹敵的低功耗。
- 各大廠商背水一戰超低功耗MCU由于在三表、醫療、短距離無線聯網、安防、家電等方面都具有誘人的前景，超低功耗MCU技術正在受到各大半導體廠商的關注。
- FPGA蠶食DSP與MCU市場
- MCU技術升級：高性能低功耗
- 低功耗FPGA設計技術
- FPGA廠商追求更低功耗和更低成本
低功耗DSP設計方法學
- DSP低功耗設計經典
- 如何處理好嵌入式DSP設計的功耗優化對基于數字信號處理器(DSP)的系統而言，優化功耗是一項重要但往往難以實現的設計目標。
- DSP系統的低功耗設計具體到任何一個實際的應用系統，在達到設計指標的前提下應對硬件、軟件在多方面進行優化，盡可能地降低系統功耗。
- 一種降低DSP芯片總線功耗的設計方案
- 基于DSP低功耗多路數據處理系統設計
- 基于DSP低功耗接收機單邊帶解調方法
- 印度學生節省功耗的DSP設計技術
- 基于DSP的低功耗高速數據采集系統
- 嵌入式DSP設計中的功耗優化
- 定點DSP芯片實現快速算法
- 低功耗加密型語音硬件平臺設計與實現
- 如何處理好嵌入式DSP設計的功耗優化
- 一種基于功耗管理的DSP處理器設計
低功耗DSP應用市場
- 新興領域成為低功耗DSP的主力戰場
- 探尋DSP發展軌跡和未來趨勢 無疑，CMOS工藝的改變大大降低了功耗，而且隨著工藝節點不斷提升至納米級，低功耗是DSP一個不變的特性。
- 玩轉DSP性能與功耗之間的零和游戲 “因為DSP牽扯到高速運算，所以功耗不會降到很低，”提及DSP的低功耗，一個工程師朋友小丁如是說。
- DSP 25周年：讓夢想照進現實
- DSP正在朝節電方向發展
- 功率與性能：DSP設計面臨的終極挑戰
- 降低功耗：小心“過度設計”
熱門專題
- 絕對關注
- 全球視野下的中國“芯”路 純粹的紀念并沒有意義。回首集成電路這50年來走過的道路，在全球視野下審視中國芯路，則令我們百感交集。
- 為了忘卻的IC五十周年紀念
- 中國IC設計基地七“芯”之歌
- 凱明之殤，本土IC設計之痛
- 本土IC設計企業現狀
- 近期專題
由于受蘋果iPhone手機流行的影響，觸摸屏技術已經成為手機行業的熱門話題。
當煙花和燈光點亮了北京沸騰之夜時，我們終于等到了手機電視的奧運盛事。