很多硬件的正常運行需要有總線時鐘的支持，比如LCD、I2C等設(shè)備。本文分析一下s3c2440的總線時鐘，以及在linux中對s3c2440總線時鐘頻率的相關(guān)操作。首先分析硬件s3c2440的總線時鐘。

1. s3c2440的FCLK HCLK PCLK：

時鐘源首先來自外部晶振12MHz。對于必須運行在200MHz以上的ARM920t內(nèi)核來說，這個頻率實在太低了，不能直接使用，所以首先要通過s3c2440片上的pll硬件電路將12MHz的晶振時鐘信號升頻，而具體升到多少MHz是通過MPLL控制寄存器來控制的。比如MPLLCON賦值為 0x5c<<12 | 2<<4 | 1就可以將PLL電路的輸出時鐘設(shè)置為400MHz，也就是將12MHz的外部時鐘升頻為400MHz供s3c2440使用。另外系統(tǒng)的USB時鐘可以配置UPLL來獲取USB所需的合適時鐘信號，此處不介紹。

FCLK:當(dāng)PLL可以穩(wěn)定輸出時，其輸出信號直接給FCLK使用，F(xiàn)CLK連接的是s3c2440的ARM內(nèi)核。相當(dāng)于ARM內(nèi)核運行在400MHz了。

那i2c控制器LCD控制器等外設(shè)的時鐘怎么獲取呢?

對上述外設(shè)來經(jīng)過PLL升頻后的400MHz的頻率太高了，需要降頻使用，所以通過分頻器將FCLK的頻率降下來給PCLK、HCLK使用。那么降低多少怎么控制呢?可以通過分頻控制寄存器CLKDIVN來控制。

例如將CLKDIVN賦值0x5時  也就是FCLK：HCLK：PCLK  = 1：4：8 = 400MHz：100MHz：50MHz。

s3c2440的外設(shè)時鐘有兩條，分別是PCLK、HCLK。

使用PCLK的外設(shè)有：WDT, IIS, I2C, PWM timer, MMC interface,ADC, UART, GPIO, RTC and SPI(IO型)

使用HCLK的外設(shè)有：memory controller,interrupt controller,LCD controller,  DMA and USB host block(總線型)

2. U-boot、linux中對s3c2440時鐘的設(shè)置

s3c2440的總線時鐘是在bootload中就設(shè)置好的。linux中只是讀取了MPLL以及CLKDIVN寄存器中的值，通過這些數(shù)值來算出s3c2440當(dāng)前運行的頻率，而并不會對其修改！

uboot對時鐘的設(shè)置在board_init()函數(shù)中完成。

linux對時鐘方面的設(shè)置是在smdk2440_map_io->s3c24xx_init_clocks()->(cpu->init_clocks)(xtal);

此處的cup數(shù)值為arch/arm/plat-s3c24xx/cpu.c中的cpu_ids數(shù)組。

s3c2440的代碼為0x32440001，時鐘初始話函數(shù)為s3c244x_init_clocks。

在此函數(shù)中：

調(diào)用s3c244x_setup_clocks來計算當(dāng)前設(shè)備運行的頻率等。

調(diào)用s3c2410_baseclk_add函數(shù)將i2c uart spi rtc等需要使用時鐘的外設(shè)通過鏈表鏈接起來。