1.MSP430開發(fā)環(huán)境建立

1.安裝IAR dor msp430 軟件，軟件帶USB仿真器的驅(qū)動。

2.插入USB仿真器，驅(qū)動選擇安裝目錄的/drivers/TIUSBFET

3.建立一個工程，選擇"option"選項，設置

  a、選擇器件，在"General"項的"Target"標簽選擇目標器件

  b、選擇輸出仿真，在"Linker"項里的"Output"標簽，選擇輸出"Debug information for C-SPY"，以輸出調(diào)試

     信息用于仿真。

  c、若選擇"Other"，Output下拉框選擇"zax-m"即可以輸出hex文件用以燒錄，注意，此時仿真不了。

  d、選擇"Debugger"項的"Setup"標簽，"Driver"下拉框選擇"FET Debugger"

  e、選擇"FET Debugger"項的"Setup"標簽，"Connection"下拉框選擇"Texas Instrument USB-I"

4.仿真器的接口，從左到右分別為 " GND,RST,TEST,VCC"

2.IO口

數(shù)字輸入/輸出端口有下列特性：

□ 每個輸入/輸出位都可以獨立編程。

□ 允許任意組合輸入、輸出。

□ P1 和 P2 所有 8 個位都可以分別設置為中斷。

□ 可以獨立操作輸入和輸出數(shù)據(jù)寄存器。

□ 可以分別設置上拉或下拉電阻。

在介紹這四個I/O口時提到了一個“上拉電阻”那么上拉電阻又是一個什么東東呢？他起什么作用呢？都說了是電阻那當然就是一個電阻啦,當作為輸入時,上拉電阻將其電位拉高,若輸入為低電平則可提供電流源;所以如果P0口如果作為輸入時,處在高阻抗狀態(tài),只有外接一個上拉電阻才能有效。

(以下x為1表示P1,為2表示P2，如此類推)

1.選擇引腳功能 -- PxSEL,PxSEL2

  PxSEL2        PxSEL      管腳功能

  0             0          用作IO口

  0             1          用作第一功能引腳

  1             0          保留，參考具體型號的手冊

  1             1          用作第二功能引腳

  設置引腳用作外設功能時，芯片不會自動設置該引腳輸入輸出方向，要根據(jù)該功能，用戶自己設置方向寄存器

  PxDIR。

2.選擇引腳輸入/輸出方向 -- PxDIR

  Bit = 0: 輸入

  Bit = 1: 輸出

3.選擇引腳是否使能上下拉電阻 -- PxREN

  Bit = 0: 不使能

  Bit = 1: 使能

4.輸出寄存器 -- PxOUT

  Bit = 0: 輸出低電平或者下拉

  Bit = 1: 輸出高電平或者上拉

5.管腳狀態(tài)寄存器 -- PxIN

  Bit = 0: 管腳當前為低

  Bit = 1: 管腳當前為高

你說的“第二功能”應該是指外圍模塊功能吧，用模塊就選“第二功能”，不用模塊就選“第一功能”。 可通過設置PxSEL寄存器進行選擇，某位寫“0”為I/O；寫“1”為“第二功能”。 用到比較器（片內(nèi)外圍模塊）時要設置為第二功能。 當然你如果是用片外的比較器，將其輸出的高低電平（1或0）送給MSP430，那就選“第一功能”。

http://zhidao.baidu.com/question/172451580.html?an=0&si=3

3.Base clock 模塊

一、4個時鐘振蕩源

   1、LFXT1CLK:  外部晶振或時鐘1 低頻時鐘源 低頻模式：32768Hz 高頻模式：(400KHz-16MHz)

   2、XT2CLK:    外部晶振或時鐘2 高頻時鐘源(400KHz-16MHz)

   3、DCOCLK:    內(nèi)部數(shù)字RC振蕩器,復位值1.1MHz

   4、VLOCLK:    內(nèi)部低功耗振蕩器 12KHz

   注：MSP430x20xx: LFXT1 不支持 HF 模式, XT2 不支持, ROSC 不支持.

二、3個系統(tǒng)時鐘

   1、ACLK：  輔助時鐘

      復位：  LFXT1CLK的LF模式，內(nèi)部電容6pF

      分頻：  1/2/4/8

      時鐘源：LFXT1CLK/VLOCLK.

      用途：  獨立外設,一般用于低速外設

   2、MCLK：  主時鐘

      復位：  DCOCLK，1.1MHz

      分頻：  1/2/4/8

      時鐘源：LFXT1CLK/VLOCLK/XT2CLK/DCOCLK

      用途：  CPU，系統(tǒng)

   3、SMCLK： 子系統(tǒng)時鐘

      復位：  DCOCLK，1.1MHz

      分頻：  1/2/4/8

      時鐘源：LFXT1CLK/VLOCLK/XT2CLK/DCOCLK

      用途：  獨立外設,一般用于高速外設

三、寄存器

   1、DCOCTL：DCO控制寄存器（讀寫）

      DCOx：定義8種頻率之一，可分段調(diào)節(jié)DCOCLK的頻率，相鄰兩種頻率相差10%。而頻率又注入直流發(fā)生器

            的電流定義。

      MODx： 位調(diào)節(jié)器選擇。這幾位決定在 32 個 DCOCLK 周期內(nèi)插入高1段頻率 fDCO+1的次數(shù)。當

             DCOX=7，已為最高段頻率，此時不能用MODx作為頻率調(diào)整。

   2、BCSCTL1：基礎時鐘系統(tǒng)控制寄存器1

     XT2OFF：是否關閉XT2

             0:打開XT2 ，1:關閉XT2

     XTS：   XT2模式選擇

             0:LF mode (低頻模式) ，1:HF mode （高頻模式)

     DIVA：  ACLK的分頻選擇 0-3 對應 1/2/4/8 分頻

     RSELx： 選擇DCO中16種標稱的頻率，實際對應16個內(nèi)部電阻

             0-15 對應的頻率 從 低到高，當 DCOR＝1 時，表示選用外接電阻，所以RSELx無效

   3、BCSCTL2：基礎時鐘系統(tǒng)控制寄存器2

      SELMx：選擇MCLK的時鐘源

             0:DCOCLK

             1:DCOCLK

             2:當 XT2 振蕩器在片內(nèi)時采用 XT2CLK。當 XT2 振蕩器不在片內(nèi)時采用 LFXT1CLK 或 VLOCLK

             3:LFXT1CLK 或 VLOCLK

      DIVMx: MCLK的分頻選擇 0-3 對應 1/2/4/8 分頻

      SELS： 選擇SMCLK的時鐘源

             0：DCOCLK

             1：當 XT2 振蕩器存在時選用 XT2CLK，當 XT2 振蕩器不存在時采用 LFXT1CLK 或 VLOCLK

      DIVSx: SMCLK的分頻選擇 0-3 對應 1/2/4/8 分頻

      DCOR:  0:DCOCLK使用內(nèi)部電阻、 1:DCOCLK使用外接電阻

   4、BCSCTL3：基礎時鐘系統(tǒng)控制寄存器3

     XT2Sx：XT2范圍選擇

            0：0.4－1MHz 晶體或振蕩器

            1：1－3MHz 晶體或振蕩器

            2：3－16MHz 晶體或振蕩器

            3：0.4－16MHz外部數(shù)字時鐘源

     LFXT1Sx： 低頻時鐘選擇和 LFXT1 范圍選擇。當 XTS=0 時在 LFXT1 和 VLO之間選擇。當 XTS＝1 時選

               擇 LFXT1 的頻率范圍。

            0：LFXT1上的 32768Hz 晶體

            1：保留

            2：VLOCLK(MSP430X21X1 器件上保留)

            3：外部數(shù)字時鐘信源

     XCAPx：振蕩器電容選擇。這些位選擇當 XTS=0 時用于 LFXT1 的有效電容。

            0：1pF

            1：6pF

            2：10pF

            3：12.5pF

     XT2OF：XT2振蕩器是否失效 

            0：有效，正在工作

            1：無效，未正常工作 

     LFXT1OF：LFXT1振蕩器是否失效 

            0：有效，正在工作

            1：無效，未正常工作

   5、IE1：中斷使能寄存器 1

      OFIE：振蕩器失效中斷使能。該位使 OFIFG 中斷使能。由于 IE1 的其它位

            用于其它模塊，因此采用 BIS.B 或 BIC.B 指令來設置或清零該位比

            用 MOV.B 或 CLR.B 更合適。

   6、IFG1：中斷標志寄存器 1

      OFIFG：振蕩器失效中斷標志。由于 IFG1 的其它位用于其它模塊，因此

             采用  BIS.B  或  BIC.B  指令來設置或清零該位比用  MOV.B  或

             CLR.B 更合適。

             0：沒有未被響應的中斷

             1：有未被響應的中斷

四、DCO頻率

4種頻率經(jīng)校準精度為±1%

4. 定時器TA

一、時鐘源

    1、時鐘源：ACLK/SMCLK 外部TACLK/INCLK

    2、分頻：1/2/4/8 當 (注：TACLR 置位時，分頻器復位)

二、計數(shù)模式

     通過設置MCx可以設置定時器的計數(shù)模式

    1、停止模式：停止計數(shù)

    2、單調(diào)增模式:定時器循環(huán)地從0增加到TACCR0值

       周期      :TACCR0

       CCIFG     :Timer計到TACCR0值時觸發(fā)

       TAIFG     :Timer計到0時觸發(fā)

    3、連續(xù)模式  :定時器循環(huán)從0連續(xù)增加到0xFFFF

       周期      :0x10000

       TAIFG     :Timer計到0時觸發(fā)

    4、增減模式  :定時器增計數(shù)到TACCR0 再從 TACCR0 減計數(shù)到 0

       周期      :TACCR0值的2倍

       CCIFG     :Timer計到TACCR0值時觸發(fā)

       TAIFG     :Timer計到0時觸發(fā)

三、定時器A TACCRx 比較模式 (用于輸出和產(chǎn)生定時中斷)

    1、設置：CAP=0選擇比較

    2、輸出信號：比較模式用于選擇 PWM 輸出信號或在特定的時間間隔中斷。當 TAR 計數(shù)

    到 TACCRx 的值時：

       a、中斷標志 CCIFG=1； 

       b、內(nèi)部信號 EQUx=1； 

       c、EQUx 根據(jù)輸出模式來影響輸出信號 

       d、輸入信號 CCI 鎖存到 SCCI

       每個捕獲比較模塊包含一個輸出單元。輸出單元用于產(chǎn)生如 PWM 這樣的信號。每個輸出單元可以根據(jù)

       EQU0 和 EQUx 產(chǎn)生 8 種模式的信號。

    3、中斷

       TimerA 有 2 個中斷向量： 

       a、TACCR0 CCIFG 的 TACCR0 中斷向量

       b、所有其他 CCIFG 和 TAIFG 的 TAIV 中斷向量

          在捕獲模式下，當一個定時器的值捕獲到相應的 TACCRx 寄存器時，  CCIFG 標志置位。

          在比較模式下，如果 TAR 計數(shù)到相應的 TACCRx 值時，CCIFG 標志置位。軟件可以清除或置

          位任何一個 CCIFG 標志。當響應的 CCIE 和 GIE 置位時， CCIFG 標志就會產(chǎn)生一個中斷。

       c、TACCR0 CCIFG  標志擁有定時器 A 的最高中斷優(yōu)先級，并有一個專用的中斷向量，

          當進入 TACCR0 中斷后，TACCR0 CCIFG 標志自動復位。

       d、TACCR1 CCIFG, TACCR2 CCIFG,  和 TAIFG 標志共用一個中斷向量。中斷向量寄存器 TAIV

          用于確定它們中的哪個要求響應中斷。最高優(yōu)先級的中斷在 TAIV 寄存器中產(chǎn)生一個數(shù)字（見

          寄存器說明），這個數(shù)字是規(guī)定的數(shù)字，可以在程序中識別并自動進入相應的子程序。禁止定時

          器 A 中斷不會影響 TAIV 的值。 

          對 TAIV 的讀寫會自動復位最高優(yōu)先級的掛起中斷標志。如果另一個中斷標志置位，在結(jié)

          束原先的中斷響應后會，該中斷響應立即發(fā)生。例如，當中斷服務子程序訪問 TAIV 時，如果

          TACCR1 和 TACCR2 CCIFG 標志位置位，TACCR1 CCIFG 自動復位。在中斷服務子程序的 RETI

          命令執(zhí)行后，TACCR2 CCIFG 標志會產(chǎn)生另一個中斷。

四、TimerA的捕獲模式

    1、設置：CAP=1選擇捕獲， CCISx位設置捕獲的信號源，CMx位選擇捕獲的沿，上升，下降，或上升下降都

             捕獲。

    2、如果一個第二次捕獲在第一次捕獲的值被讀取之前發(fā)生，捕獲比較寄存器就會產(chǎn)生一個溢出邏輯，COV

       位在此時置位，如圖 8-11，COV 位必須軟件清除。

五、寄存器

   1、TACTL：TimerA控制寄存器

      TASSELx：TA時鐘源選擇

            0：TACLK；1：ACLK；2：SMCLK；3：INCLK

      IDx：    輸入分頻，分時鐘源分頻再輸入TimerA

            0/1/2/3：1/2/4/8 分頻

      MCx：    模式控制

            0：停止定時器；1：增模式，定時器計數(shù)到TACCR0；

            2：連續(xù)模式，定時器計數(shù)到0xFFFF；3：增減模式，0->TACCR0->0

      TACLR：  定時器清零位。該位置位會復位 TAR，時鐘分頻和計數(shù)方向。TACLR位會自動復位并讀出值為0

      TAIE：   TA 中斷允許。該位允許 TAIFG 中斷請求

            0：中斷禁止；1：中斷允許

      TAIFG：  TA中斷標記

            0：無中斷掛起；1：中斷掛起