start.S源碼：
.global _start
_start:
ldr sp, =0xD0030000 // 初始化棧，因為后面要調用C函數
bl clock_init // 初始化時鐘
bl ddr_init // 初始化內存
bl nand_init // 初始化NAND
ldr r0, =0x36000000 // 要拷貝到DDR中的位置
ldr r1, =0x0 // 從NAND的0地址開始拷貝
ldr r2, =bss_start // BSS段的開始地址
sub r2,r2,r0 // 要拷貝的大小
bl nand_read // 拷貝數據
clean_bss:
ldr r0, =bss_start
ldr r1, =bss_end
mov r3, #0
cmp r0, r1
ldreq pc, =on_ddr
clean_loop:
str r3, [r0], #4
cmp r0, r1
bne clean_loop
ldr pc, =on_ddr
on_ddr:
ldr sp, =0x3f000000 // 重新初始化棧，指向內存
ldr pc, =main
===================================================================
clock.c源碼：
#define APLL_CON (*(volatile unsigned int *)0xe0100100)
#define CLK_SRC0 (*(volatile unsigned int *)0xe0100200)
#define CLK_DIV0 (*(volatile unsigned int *)0xe0100300)
#define MPLL_CON (*(volatile unsigned int *)0xe0100108)
void clock_init(void)
{
// 設置時鐘為:
// ARMCLK=1000MHz, HCLKM=200MHz, HCLKD=166.75MHz
// HCLKP =133.44MHz, PCLKM=100MHz, PCLKD=83.375MHz,
// PCLKP =66.7MHz
// SDIV[2:0] : S = 1
// PDIV[13:8] : P = 0x3
// MDIV[25:16]: M = 0x7d
// LOCKED [29]: 1 = 使能鎖
// ENABLE [31]: 1 = 使能APLL控制器
// 得出FoutAPLL = 500MHz
APLL_CON = (1<<31)|(1<<29)|(0x7d<<16)|(0x3<<8)|(1<<0);
// 時鐘源的設置
// APLL_SEL[0] :1 = FOUTAPLL
// MPLL_SEL[4] :1 = FOUTMPLL
// EPLL_SEL[8] :1 = FOUTEPLL
// VPLL_SEL[12]:1 = FOUTVPLL
// MUX_MSYS_SEL[16]:0 = SCLKAPLL
// MUX_DSYS_SEL[20]:0 = SCLKMPLL
// MUX_PSYS_SEL[24]:0 = SCLKMPLL
// ONENAND_SEL [28]:1 = HCLK_DSYS
CLK_SRC0 = (1<<28)|(1<<12)|(1<<8)|(1<<4)|(1<<0);
// 設置分頻系數
// APLL_RATIO[2:0]: APLL_RATIO = 0x0
// A2M_RATIO [6:4]: A2M_RATIO = 0x4
// HCLK_MSYS_RATIO[10:8]: HCLK_MSYS_RATIO = 0x4
// PCLK_MSYS_RATIO[14:12]:PCLK_MSYS_RATIO = 0x1
// HCLK_DSYS_RATIO[19:16]:HCLK_DSYS_RATIO = 0x3
// PCLK_DSYS_RATIO[22:20]:PCLK_DSYS_RATIO = 0x1
// HCLK_PSYS_RATIO[27:24]:HCLK_PSYS_RATIO = 0x4
// PCLK_PSYS_RATIO[30:28]:PCLK_PSYS_RATIO = 0x1
CLK_DIV0 = (0x1<<28)|(0x4<<24)|(0x1<<20)|(0x3<<16)|(0x1<<12)|(0x4<<8)|(0x4<<4);
// SDIV[2:0] : S = 1
// PDIV[13:8] : P = 0xc
// MDIV[25:16]: M = 0x29b
// VSEL [27]: 0
// LOCKED [29]: 1 = 使能鎖
// ENABLE [31]: 1 = 使能MPLL控制器
// 得出FoutAPLL = 667MHz
APLL_CON = (1<<31)|(1<<29)|(0x29d<<16)|(0xc<<8)|(1<<0);
}
===================================================================
memset.S中DDR初始化匯編源碼：
// SDRAM Controller
#define APB_DMC_0_BASE 0xF0000000
#define APB_DMC_1_BASE 0xF1400000
#define ASYNC_MSYS_DMC0_BASE 0xF1E00000
#define ELFIN_GPIO_BASE 0xE0200000
#define DMC0_MEMCONTROL 0x00202400 // MemControl BL=4, 1Chip, DDR2 Type, dynamic self refresh, force precharge, dynamic power down off
#define DMC0_MEMCONFIG_0 0x20E00323 // MemConfig0 256MB config, 8 banks,Mapping Method[12:15]0:linear, 1:linterleaved, 2:Mixed
#define DMC0_MEMCONFIG_1 0x00E00323 // MemConfig1
#define DMC0_TIMINGA_REF 0x00000618 // TimingAref 7.8us*133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=78(0x4E)
#define DMC0_TIMING_ROW 0x2B34438A // TimingRow for @200MHz
#define DMC0_TIMING_DATA 0x24240000 // TimingData CL=3
#define DMC0_TIMING_PWR 0x0BDC0343 // TimingPower
#define DMC1_MEMCONTROL 0x00202400 // MemControl BL=4, 2 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power down off
#define DMC1_MEMCONFIG_0 0x40F00313 // MemConfig0 512MB config, 8 banks,Mapping Method[12:15]0:linear, 1:linterleaved, 2:Mixed
#define DMC1_MEMCONFIG_1 0x00F00313 // MemConfig1
#define DMC1_TIMINGA_REF 0x00000618 // TimingAref 7.8us*133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=78(0x4E)
#define DMC1_TIMING_ROW 0x2B34438A // TimingRow for @200MHz
#define DMC1_TIMING_DATA 0x24240000 // TimingData CL=3
#define DMC1_TIMING_PWR 0x0BDC0343 // TimingPower
#define MP1_0DRV_SR_OFFSET 0x3CC
#define MP1_1DRV_SR_OFFSET 0x3EC
#define MP1_2DRV_SR_OFFSET 0x40C
#define MP1_3DRV_SR_OFFSET 0x42C
#define MP1_4DRV_SR_OFFSET 0x44C
#define MP1_5DRV_SR_OFFSET 0x46C
#define MP1_6DRV_SR_OFFSET 0x48C
#define MP1_7DRV_SR_OFFSET 0x4AC
#define MP1_8DRV_SR_OFFSET 0x4CC
#define MP2_0DRV_SR_OFFSET 0x4EC
#define MP2_1DRV_SR_OFFSET 0x50C
#define MP2_2DRV_SR_OFFSET 0x52C
#define MP2_3DRV_SR_OFFSET 0x54C
#define MP2_4DRV_SR_OFFSET 0x56C
#define MP2_5DRV_SR_OFFSET 0x58C
#define MP2_6DRV_SR_OFFSET 0x5AC
#define MP2_7DRV_SR_OFFSET 0x5CC
#define MP2_8DRV_SR_OFFSET 0x5EC
#define DMC_CONCONTROL 0x00
#define DMC_MEMCONTROL 0x04
#define DMC_MEMCONFIG0 0x08
#define DMC_MEMCONFIG1 0x0C
#define DMC_DIRECTCMD 0x10
#define DMC_PRECHCONFIG 0x14
#define DMC_PHYCONTROL0 0x18
#define DMC_PHYCONTROL1 0x1C
#define DMC_RESERVED 0x20
#define DMC_PWRDNCONFIG 0x28
#define DMC_TIMINGAREF 0x30
#define DMC_TIMINGROW 0x34
#define DMC_TIMINGDATA 0x38
#define DMC_TIMINGPOWER 0x3C
#define DMC_PHYSTATUS 0x40
#define DMC_CHIP0STATUS 0x48
#define DMC_CHIP1STATUS 0x4C
#define DMC_AREFSTATUS 0x50
#define DMC_MRSTATUS 0x54
#define DMC_PHYTEST0 0x58
#define DMC_PHYTEST1 0x5C
#define DMC_QOSCONTROL0 0x60
#define DMC_QOSCONFIG0 0x64
#define DMC_QOSCONTROL1 0x68
#define DMC_QOSCONFIG1 0x6C
#define DMC_QOSCONTROL2 0x70
#define DMC_QOSCONFIG2 0x74
#define DMC_QOSCONTROL3 0x78
#define DMC_QOSCONFIG3 0x7C
#define DMC_QOSCONTROL4 0x80
#define DMC_QOSCONFIG4 0x84
#define DMC_QOSCONTROL5 0x88
#define DMC_QOSCONFIG5 0x8C
#define DMC_QOSCONTROL6 0x90
#define DMC_QOSCONFIG6 0x94
#define DMC_QOSCONTROL7 0x98
#define DMC_QOSCONFIG7 0x9C
#define DMC_QOSCONTROL8 0xA0
#define DMC_QOSCONFIG8 0xA4
#define DMC_QOSCONTROL9 0xA8
#define DMC_QOSCONFIG9 0xAC
#define DMC_QOSCONTROL10 0xB0
#define DMC_QOSCONFIG10 0xB4
#define DMC_QOSCONTROL11 0xB8
#define DMC_QOSCONFIG11 0xBC
#define DMC_QOSCONTROL12 0xC0
#define DMC_QOSCONFIG12 0xC4
#define DMC_QOSCONTROL13 0xC8
#define DMC_QOSCONFIG13 0xCC
#define DMC_QOSCONTROL14 0xD0
#define DMC_QOSCONFIG14 0xD4
#define DMC_QOSCONTROL15 0xD8
#define DMC_QOSCONFIG15 0xDC
// SDRAM Controller
#define APB_DMC_0_BASE 0xF0000000
#define APB_DMC_1_BASE 0xF1400000
#define ASYNC_MSYS_DMC0_BASE 0xF1E00000
#define DMC_CONCONTROL 0x00
#define DMC_MEMCONTROL 0x04
#define DMC_MEMCONFIG0 0x08
#define DMC_MEMCONFIG1 0x0C
#define DMC_DIRECTCMD 0x10
#define DMC_PRECHCONFIG 0x14
#define DMC_PHYCONTROL0 0x18
#define DMC_PHYCONTROL1 0x1C
#define DMC_RESERVED 0x20
#define DMC_PWRDNCONFIG 0x28
#define DMC_TIMINGAREF 0x30
#define DMC_TIMINGROW 0x34
#define DMC_TIMINGDATA 0x38
#define DMC_TIMINGPOWER 0x3C
#define DMC_PHYSTATUS 0x40
#define DMC_CHIP0STATUS 0x48
#define DMC_CHIP1STATUS 0x4C
#define DMC_AREFSTATUS 0x50
#define DMC_MRSTATUS 0x54
#define DMC_PHYTEST0 0x58
#define DMC_PHYTEST1 0x5C
#define DMC_QOSCONTROL0 0x60
#define DMC_QOSCONFIG0 0x64
#define DMC_QOSCONTROL1 0x68
#define DMC_QOSCONFIG1 0x6C
#define DMC_QOSCONTROL2 0x70
#define DMC_QOSCONFIG2 0x74
#define DMC_QOSCONTROL3 0x78
#define DMC_QOSCONFIG3 0x7C
#define DMC_QOSCONTROL4 0x80
#define DMC_QOSCONFIG4 0x84
#define DMC_QOSCONTROL5 0x88
#define DMC_QOSCONFIG5 0x8C
#define DMC_QOSCONTROL6 0x90
#define DMC_QOSCONFIG6 0x94
#define DMC_QOSCONTROL7 0x98
#define DMC_QOSCONFIG7 0x9C
#define DMC_QOSCONTROL8 0xA0
#define DMC_QOSCONFIG8 0xA4
#define DMC_QOSCONTROL9 0xA8
#define DMC_QOSCONFIG9 0xAC
#define DMC_QOSCONTROL10 0xB0
#define DMC_QOSCONFIG10 0xB4
#define DMC_QOSCONTROL11 0xB8
#define DMC_QOSCONFIG11 0xBC
#define DMC_QOSCONTROL12 0xC0
#define DMC_QOSCONFIG12 0xC4
#define DMC_QOSCONTROL13 0xC8
#define DMC_QOSCONFIG13 0xCC
#define DMC_QOSCONTROL14 0xD0
#define DMC_QOSCONFIG14 0xD4
#define DMC_QOSCONTROL15 0xD8
#define DMC_QOSCONFIG15 0xDC
.globl ddr_init
ddr_init:
// DMC0 Drive Strength (Setting 2X)
ldr r0, =ELFIN_GPIO_BASE
ldr r1, =0x0000AAAA
str r1, [r0, #0x3cc]
str r1, [r0, #MP1_0DRV_SR_OFFSET]
ldr r1, =0x0000AAAA
str r1, [r0, #MP1_1DRV_SR_OFFSET]
ldr r1, =0x0000AAAA
str r1, [r0, #MP1_2DRV_SR_OFFSET]
ldr r1, =0x0000AAAA
str r1, [r0, #MP1_3DRV_SR_OFFSET]
ldr r1, =0x0000AAAA
str r1, [r0, #MP1_4DRV_SR_OFFSET]
ldr r1, =0x0000AAAA
str r1, [r0, #MP1_5DRV_SR_OFFSET]
ldr r1, =0x0000AAAA
str r1, [r0, #MP1_6DRV_SR_OFFSET]
ldr r1, =0x0000AAAA
str r1, [r0, #MP1_7DRV_SR_OFFSET]
ldr r1, =0x00002AAA
str r1, [r0, #MP1_8DRV_SR_OFFSET]
// DMC0 initialization at single Type
ldr r0, =APB_DMC_0_BASE
ldr r1, =0x00101000 @PhyControl0 DLL parameter setting, manual 0x00101000
str r1, [r0, #DMC_PHYCONTROL0]
ldr r1, =0x00000086 @PhyControl1 DLL parameter setting, LPDDR/LPDDR2 Case
str r1, [r0, #DMC_PHYCONTROL1]
ldr r1, =0x00101002 @PhyControl0 DLL on
str r1, [r0, #DMC_PHYCONTROL0]
ldr r1, =0x00101003 @PhyControl0 DLL start
str r1, [r0, #DMC_PHYCONTROL0]
find_lock_val:
ldr r1, [r0, #DMC_PHYSTATUS] @Load Phystatus register value
and r2, r1, #0x7
cmp r2, #0x7 @Loop until DLL is locked
bne find_lock_val
and r1, #0x3fc0
mov r2, r1, LSL #18
orr r2, r2, #0x100000
orr r2 ,r2, #0x1000
orr r1, r2, #0x3 @Force Value locking
str r1, [r0, #DMC_PHYCONTROL0]
// setting DDR2
ldr r1, =0x0FFF2010 @ConControl auto refresh off
str r1, [r0, #DMC_CONCONTROL]
ldr r1, =DMC0_MEMCONTROL @MemControl BL=4, 1 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power down off
str r1, [r0, #DMC_MEMCONTROL]
ldr r1, =DMC0_MEMCONFIG_0 @MemConfig0 256MB config, 8 banks,Mapping Method[12:15]0:linear, 1:linterleaved, 2:Mixed
str r1, [r0, #DMC_MEMCONFIG0]
ldr r1, =DMC0_MEMCONFIG_1 @MemConfig1
str r1, [r0, #DMC_MEMCONFIG1]
ldr r1, =0xFF000000 @PrechConfig
str r1, [r0, #DMC_PRECHCONFIG]
ldr r1, =DMC0_TIMINGA_REF @TimingAref 7.8us*133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=78(0x4E)
str r1, [r0, #DMC_TIMINGAREF]
ldr r1, =DMC0_TIMING_ROW @TimingRow for @200MHz
str r1, [r0, #DMC_TIMINGROW]
ldr r1, =DMC0_TIMING_DATA @TimingData CL=4
str r1, [r0, #DMC_TIMINGDATA]
ldr r1, =DMC0_TIMING_PWR @TimingPower
str r1, [r0, #DMC_TIMINGPOWER]
ldr r1, =0x07000000 @DirectCmd chip0 Deselect
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x01000000 @DirectCmd chip0 PALL
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00020000 @DirectCmd chip0 EMRS2
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00030000 @DirectCmd chip0 EMRS3
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00010400 @DirectCmd chip0 EMRS1 (MEM DLL on, DQS# disable)
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00000542 @DirectCmd chip0 MRS (MEM DLL reset) CL=4, BL=4
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x01000000 @DirectCmd chip0 PALL
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x05000000 @DirectCmd chip0 REFA
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x05000000 @DirectCmd chip0 REFA
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00000442 @DirectCmd chip0 MRS (MEM DLL unreset)
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00010780 @DirectCmd chip0 EMRS1 (OCD default)
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00010400 @DirectCmd chip0 EMRS1 (OCD exit)
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x07100000 @DirectCmd chip1 Deselect
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x01100000 @DirectCmd chip1 PALL
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00120000 @DirectCmd chip1 EMRS2
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00130000 @DirectCmd chip1 EMRS3
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00110400 @DirectCmd chip1 EMRS1 (MEM DLL on, DQS# disable)
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00100542 @DirectCmd chip1 MRS (MEM DLL reset) CL=4, BL=4
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x01100000 @DirectCmd chip1 PALL
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x05100000 @DirectCmd chip1 REFA
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x05100000 @DirectCmd chip1 REFA
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00100442 @DirectCmd chip1 MRS (MEM DLL unreset)
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00110780 @DirectCmd chip1 EMRS1 (OCD default)
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x00110400 @DirectCmd chip1 EMRS1 (OCD exit)
str r1, [r0, #DMC_DIRECTCMD]
ldr r1, =0x0FF02030 @ConControl auto refresh on
str r1, [r0, #DMC_CONCONTROL]
ldr r1, =0xFFFF00FF @PwrdnConfig
str r1, [r0, #DMC_PWRDNCONFIG]
ldr r1, =0x00202400 @MemControl BL=4, 1 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power down off
str r1, [r0, #DMC_MEMCONTROL]
mov pc, lr
===================================================================
nand.c源碼：
#define NFCONF (*(volatile unsigned int *)0xB0E00000)
#define NFCONT (*(volatile unsigned int *)0xB0E00004)
#define NFCMMD (*(volatile unsigned char *)0xB0E00008)
#define NFADDR (*(volatile unsigned char *)0xB0E0000C)
#define NFDATA (*(volatile unsigned char *)0xB0E00010)
#define NFSTAT (*(volatile unsigned int *)0xB0E00028)
#define MP0_3CON (*(volatile unsigned int *)0xE0200320)
#define MP0_1CON (*(volatile unsigned int *)0xE02002E0)
#define PAGE_SIZE 2048
#define NAND_SECTOR_SIZE_LP 2048
void wait_idle(void)
{
int i;
while(!(NFSTAT&(1<<0)));
for(i=0; i<10; i++);
}
void nand_select_chip(void)
{
int i;
NFCONT &= ~(1<<1);
for(i=0; i<10; i++);
}
void nand_deselect_chip(void)
{
NFCONT |= (1<<1);
}
void write_cmd(int cmd)
{
NFCMMD = cmd;
}
void write_addr(unsigned int addr)
{
int i;
NFADDR = (addr>>0) & 0xFF;
wait_idle();
NFADDR = (addr>>8) & 0x7;
wait_idle();
NFADDR = (addr>>11) & 0xFF;
wait_idle();
NFADDR = (addr>>19) & 0xFF;
wait_idle();
NFADDR = (addr>>27) & 0x1;
wait_idle();
}
unsigned char read_data(void)
{
return NFDATA;
}
static void nand_reset(void)
{
nand_select_chip();
write_cmd(0xff); // 復位命令
wait_idle();
nand_deselect_chip();
}
void nand_init(void)
{
// 設置時間參數(HCLK_PSYS = 667MHz/5 = 133MHz)
// TACLS[15:12]: TACLS = 1 1/133Mhz = 7.5ns
// TWRPH0[11:8]: TWRPH0 = 1 7.5ns * 2 = 15ns
// TWRPH1 [7:4]: TWRPH1 = 1 7.5ns * 2 = 15ns
// AddrCycle[1]: 1 = 指明地址周期為5次，這個是和2440的區別
NFCONF |= 1<<12 | 1<<8 | 1<<4;
NFCONF |= 1<<1;
// 使能NAND控制器
// 關閉片選信號
NFCONT |= (1<<0)|(1<<1);
// 設置相應管腳用于Nand Flash控制器
MP0_3CON = 0x22222222;
// 復位NAND Flash
nand_reset();
return;
}
// 讀ID
void nand_read_id(char id[])
{
int i;
nand_select_chip();
write_cmd(0x90);
write_addr(0x00);
for (i = 0; i < 5; i++)
id[i] = read_data();
nand_deselect_chip();
}
// 讀一頁的函數
void nand_read(unsigned char *buf, unsigned long start_addr, int size)
{
int i, j;
// 選中芯片
nand_select_chip();
for(i=start_addr; i < (start_addr + size);)
{
// 發出READ0命令
write_cmd(0);
// Write Address
write_addr(i);
write_cmd(0x30);
wait_idle();
for(j=0; j < NAND_SECTOR_SIZE_LP; j++, i++)
{
*buf = read_data();
buf++;
}
}
// 取消片選信號
nand_deselect_chip();
}
void nand_write(int sdram_addr, int nand_addr, int size)
{
}
===================================================================
main.c源碼：
#include "command.h"
#include "clock.h"
#include "led.h"
#include "uart.h"
#include "lib.h"
#include "nand.h"
#define CFG_PROMPT "WY_BOOT # " // Monitor Command Prompt
#define CFG_CBSIZE 256 // Console I/O Buffer Size
char *argv[10];
int readline (const char *const prompt)
{
char console_buffer[CFG_CBSIZE]; // console I/O buffer
char *buf = console_buffer;
int argc = 0;
int state = 0;
//puts(prompt);
wy_printf("%s",prompt);
gets(console_buffer);
while (*buf)
{
if (*buf != ' ' && state == 0)
{
argv[argc++] = buf;
state = 1;
}
if (*buf == ' ' && state == 1)
{
*buf = '\0';
state = 0;
}
buf++;
}
return argc;
}
void message(void)
{
wy_printf("\nThis bootloader support some command to test peripheral:\n");
wy_printf("Such as: LCD, IIS, BUZZER \n");
wy_printf("Try 'help' to learn them \n\n");
}
int main(void)
{
char buf[6];
int argc = 0;
int i = 0;
led_init(); // 設置對應管腳為輸出
uart_init(); // 初始化UART0
nand_read_id(buf);
wy_printf("\n**********************************************************\n");
wy_printf(" wy_bootloader\n");
wy_printf(" vars: %d \n",2012);
wy_printf(" nand id:");
putchar_hex(buf[0]);
putchar_hex(buf[1]);
putchar_hex(buf[2]);
putchar_hex(buf[3]);
putchar_hex(buf[4]);
wy_printf("\n**********************************************************\n");
while (1)
{
argc = readline (CFG_PROMPT);
if(argc == 0 && i ==0)
{
message();
i=1;
}
run_command(argc, argv);
}
return 0;
}
===================================================================
uart.c源碼：
#define GPA0CON (*(volatile unsigned int *)0xE0200000)
#define ULCON0 (*(volatile unsigned int *)0xE2900000)
#define UCON0 (*(volatile unsigned int *)0xE2900004)
#define UTRSTAT0 (*(volatile unsigned int *)0xE2900010)
#define UTXH0 (*(volatile unsigned char *)0xE2900020)
#define URXH0 (*(volatile unsigned char *)0xE2900024)
#define UBRDIV0 (*(volatile unsigned int *)0xE2900028)
#define UDIVSLOT0 (*(volatile unsigned int *)0xE290002C)
void uart_init(void)
{
// 設置對應GPIO用于UART0
GPA0CON |= 0x22;
// 設置UART0寄存器
// bit[1:0]:0x3 = 8位數據位
// 其他位默認,即1位停止位，無校驗，正常模式
ULCON0 |= (0x3<<0);
// Receive Mode [1:0]:1 = 接收采用查詢或者中斷模式
// Transmit Mode[3:2]:1 = 發送采用查詢或者中斷模式
// bit[6]:1 = 產生錯誤中斷
// bit[10]:0 = 時鐘源為PCLK
UCON0 = (1<<6)|(1<<2)|(1<<0);
// 設置波特率(詳細信息請參考手冊或者學習日記)
// DIV_VAL = UBRDIVn + (num of 1's in UDIVSLOTn)/16
// DIV_VAL = (PCLK / (bps x 16)) - 1
UBRDIV0 = 0x23;
UDIVSLOT0 = 0x808;
return;
}
char uart_getchar(void)
{
char c;
// 查詢狀態寄存器，直到有有效數據
while (!(UTRSTAT0 & (1<<0)));
c = URXH0; // 讀取接收寄存器的值
return c;
}
void uart_putchar(char c)
{
// 查詢狀態寄存器，直到發送緩存為空
while (!(UTRSTAT0 & (1<<2)));
UTXH0 = c; // 寫入發送寄存器
return;
}
===================================================================
Makefile文件：
uart.bin:start.s main.c uart.c clock.c led.c lib.c command.c nand.c mem_setup.S
arm-linux-gcc -nostdlib -c start.s -o start.o
arm-linux-gcc -nostdlib -c main.c -o main.o
arm-linux-gcc -nostdlib -c uart.c -o uart.o
arm-linux-gcc -nostdlib -c lib.c -o lib.o
arm-linux-gcc -nostdlib -c clock.c -o clock.o
arm-linux-gcc -nostdlib -c led.c -o led.o
arm-linux-gcc -nostdlib -c command.c -o command.o
arm-linux-gcc -nostdlib -c nand.c -o nand.o
arm-linux-gcc -nostdlib -c mem_setup.S -o mem_setup.o
arm-linux-ld -T bootloader.lds start.o main.o uart.o lib.o clock.o led.o command.o nand.o mem_setup.o -o uart_elf
arm-linux-objcopy -O binary -S uart_elf uart.bin
clean:
rm -rf *.o *.bin uart_elf *.dis
===================================================================
bootloader.lds鏈接文件：
SECTIONS {
. = 0x36000010;
.text : {
* (.text)
}
. = ALIGN(4);
.rodata : {
* (.rodata)
}
. = ALIGN(4);
.data : {
* (.data)
}
. = ALIGN(4);
bss_start = .;
.bss : { *(.bss) *(COMMON) }
bss_end = .;
}
===================================================================
要支持DDR，僅僅只需要做一些初始化工作就行，而在S5PV210芯片手冊中的598頁已經給出了相信的初始化話步驟，我就不再多說什么了。
另外大家可以聽一下韋東三的6410的一期視頻里面關于DDR的視頻，會對大家對DDR的了解有所幫助。
另外推薦大家看兩篇文章：
1).DDR2_SDRAM操作時序.pdf
2).內存的原理和時序(SDRAM、DDR、DDR-Ⅱ、Rambus_DRAM).pdf
參考代碼我已經給出(其實我也是參考u-boot里面的，只是自己從頭對照寄存器去理解了一下，完全符合598頁的初始化步驟)，放在了"Tiny210學習日記_代碼"目錄下了，名為"7_ddr"
注意：之前的代碼，包括該部分代碼，都沒有重定位的操作，IROM最多可以拷貝16K的代碼到IRAM中，夠用了！
但是，由于后面我會講到LCD顯示圖片，聲卡播放WAV文件，bootloader也隨之慢慢變大，16K的大小可能不夠，再加上現在已經把重定位的條件都準備好了，所以接下來將是重定位。(相關知識，大家可以學習韋東三一期視頻的重定位部分)，這里，我就不在細說，直接給出代碼，和講幾個關鍵地方。
以下為start.s的代碼：
.global _start
_start:
ldr sp, =0xD0030000 // 初始化棧，因為后面要調用C函數
bl clock_init // 初始化時鐘
bl ddr_init // 初始化內存
bl nand_init // 初始化NAND
ldr r0, =0x36000000 // 要拷貝到DDR中的位置
ldr r1, =0x0 // 從NAND的0地址開始拷貝
ldr r2, =bss_start // BSS段的開始地址
sub r2,r2,r0 // 要拷貝的大小
bl nand_read // 拷貝數據
// 以下將BSS段清0
clean_bss:
ldr r0, =bss_start
ldr r1, =bss_end
mov r3, #0
cmp r0, r1
ldreq pc, =on_ddr
clean_loop:
str r3, [r0], #4
cmp r0, r1
bne clean_loop
ldr pc, =on_ddr
on_ddr:
ldr sp, =0x3f000000 // 重新初始化棧，指向內存
ldr pc, =main
注意：
1).ldr r1, =0x0不能寫成adr r1, =_start，因為拷貝數據是從Nand Flash的0地址開始拷貝，而adr r1, =_start表示當前程序執行的地址，該地址是0xD0020000而不是0(我在"Tiny210學習日記(2)"中已講過)。
2).大家注意位置無關碼，以及r0對應C函數的參數1，r1對應C函數的參數2，r2對應C函數的參數3的問題！！
以下為連接腳本：
SECTIONS {
. = 0x36000010; // 注意這個值
.text : {
* (.text)
}
. = ALIGN(4);
.rodata : {
* (.rodata)
}
. = ALIGN(4);
.data : {
* (.data)
}
. = ALIGN(4);
bss_start = .;
.bss : { *(.bss) *(COMMON) }
bss_end = .;
}
注意：
連接地址一定要是0x36000010，而不是0x36000000，雖然我們是將Nand Flash的數據拷貝到0x36000000地址處，但是我在"Tiny210學習日記(2)"中已講過，前16字節的數據是頭部信息，而不是真正的可執行代碼！！
重定位的相應代碼放在了"Tiny210學習日記_代碼"目錄下了，名為"8_reload"。
上一篇：Tiny210裸機之bootm命令啟動內核
下一篇：Tiny210裸機之nand_flash操作
推薦閱讀
史海拾趣
APM Hexseal的創始人Milton Morse是一位自學成才的工程師和杰出的創新者。他敏銳地洞察到電子行業對密封解決方案的迫切需求，于是開始設計原始的密封開關“靴子”。這種模制的覆蓋物能夠保護撥動開關和安裝面板免受各種液體和氣體的滲透。這一創新產品迅速取得了巨大的成功，為APM Hexseal公司奠定了堅實的基礎。
物聯網設備的互操作性一直是行業內的挑戰。駿曄科技在面對這一挑戰時，積極尋求解決方案。公司通過與多家物聯網系統提供商合作，共同推動物聯網互操作性標準的制定和實施。同時，公司還針對不同類型的物聯網設備，提供定制化的RF模塊和解決方案，幫助客戶實現設備的互聯互通。
物聯網設備的互操作性一直是行業內的挑戰。駿曄科技在面對這一挑戰時，積極尋求解決方案。公司通過與多家物聯網系統提供商合作，共同推動物聯網互操作性標準的制定和實施。同時，公司還針對不同類型的物聯網設備，提供定制化的RF模塊和解決方案，幫助客戶實現設備的互聯互通。
為了更好地服務北美市場的客戶，Fujitsu America實施了一系列本地化服務策略。公司不僅在當地建立了完善的銷售和服務網絡，還積極培養本地化的技術和服務團隊，以更好地滿足客戶的實際需求。同時，Fujitsu America還注重與當地政府和行業協會的溝通與合作，積極參與行業標準的制定和推廣工作，為公司在北美市場的長期發展奠定了堅實的基礎。通過這些本地化服務策略的實施，Fujitsu America在北美市場樹立了良好的品牌形象和市場地位。
隨著產品線的不斷豐富和技術實力的提升，Charcroft Electronics Ltd公司開始積極拓展國內外市場。公司加強與國際知名企業的合作，通過參加國際電子展會、舉辦技術研討會等方式，提升品牌知名度和影響力。同時，公司還針對不同地區的市場需求，推出定制化的產品和服務，進一步鞏固和擴大市場份額。
隨著電子行業的快速發展，技術創新成為企業發展的重要動力。DC Components公司緊跟行業趨勢，積極引進先進技術，加大研發投入，不斷推出具有競爭力的新產品。這些新產品不僅滿足了市場的多樣化需求，還為公司的發展注入了新的活力。
|
在讀MMU初始化部分代碼時， 有一句是：MMU_SetDomain(0x55555550|DOMAIN1_ATTR|DOMAIN0_ATTR); 相當于設置總共16個區域的訪問權限吧，我不大明白，為什么就分成16個區間了？ 這個是怎么推算過來的，還有每個區間對應的虛擬地址（或者說物理地址 ...… 查看全部問答∨ |
|
|
大家好,想了解一下wince5.0 wince6.0 對無線網絡的支持情況,不如wifi,gprs,3G 我了解wince應該帶有wifi的協議棧,不知道對gprs,3G有沒有支持,如果要實現是不是困難很大. 謝謝! … 查看全部問答∨ |
大家好，我買了一個EP9315的開發板，按照提供的資料，在配置好啟動腳本和下載好文件系統和內核后，設置跳線帽從flash啟動后出現下面情況： Platform: Cirrus Logic EDB9315 Board (ARM920T) Rev A Copyright (C) 2000, 2001, 2002, Red Hat, Inc. ...… 查看全部問答∨ |
|
我在使用MDK提供的RL-FlashFS庫去應用SD卡的時候發現有全速運行時可以正常， 但是在進入keil調試環境下單步調試發現，老是跳到HardFault中斷中，這是為什么呢？ 大家有什么關于RL-FlashFS的資料嗎？如果可以，給我個鏈接，謝謝！… 查看全部問答∨ |
|
|
我知道啟動代碼里的向量表編輯段代碼是放在rom起始地址的，即編譯后放在0地址執行 那啟動代碼里一開始的這段棧初始化代碼 是怎么執行的，是放在rom哪里執行的呢？難道不執行嗎？ Stack_Size EQU&n ...… 查看全部問答∨ |
|
|
[深夜求助]關于EP2C8中PLL的配置走投無路了。。現在已經是3點半了。。被一個問題困擾了很久配置PLL 直接例化生成輸入時鐘是25Mhz，兩個輸出，一個給外部DA，一個供給內部我已經上傳了全部的工程文件現在遇到相當奇怪的問題 工程文件應該沒錯吧。。 ...… 查看全部問答∨ |
設計資源 培訓 開發板 精華推薦
- 【下載】LAT1526 利用SPI的下溢實現回顯功能
- 【下載】LAT1509 STM32G0B1的FDCAN進行通信丟包和多包案例分享
- 【下載】LAT1511 運行Ux_Host_HUB_HID_MSC通過Hub連接U盤讀寫不穩定問題分析
- 【下載】LAT1466 USB x Device HID Standalone的移植
- 【下載】LAT1488 STM32 USBxDevice MSC standalone移植示例
- 【下載】LAT1482 STM32G0單線串口通信幀錯誤問題解析
- 意法半導體推出用于匹配遠距離無線微控制器STM32WL33的集成的匹配濾波芯片芯片級封裝 IC，采用 ST 專有技術，助力微型超低功耗物聯網設備射頻性能設計一次性成功2025 年6 月 9日，中國——意法半導體發布了一 ...
- ESP32開發板連接TFT顯示屏ST7789跳坑記一、esp開發板編譯錯誤。原因：直接arduino管理器上下載的esp32開發板有問題，報此錯誤。后來下載其它網友提供的esp32包安裝復制到文檔ardu ...
- 如何讓ESP32支持analogWrite函數問題描述今天在Arduino的環境中編譯ESP32的代碼時，報了如下所示的錯誤：圖1 analogWrite報錯經了解，ESP32的模塊并不支持analogWrite的庫 ...
- LGVL配合FreeType為可變字體設置字重-ESP32篇前言我們在上篇中已經實現了模擬器環境下可變字體字重的設置 是時候掏出你吃灰已久的ESP32了 本文會使用PlatformIO創建一個全新的項目,直到 ...
- 使用樹莓派進行 ESP32 Jtag 調試本來購買 ESP-Prog 調試 ESP32，發現無論如何 Ubuntu 22 04 都無法發現該設備（不知道是硬件問題還是驅動問題）（2024-02-13更新，是 ...
- ESP32怎么在SPIFFS里面存儲html，css，js文件，以及網頁和arduino的通訊
- ESP32 freeRTOS使用測試
- API調用小記（Touchdesigner和ESP32）
- 關于ESP32/8266使用async-mqtt-client庫的一些基本介紹
3D7501Z
京公網安備 11010802033920號