賽靈思Zynq-7000 All Programmable S...
——2012年11月2日，中國(guó)北京 —All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）近日在2012 年ARM技術(shù)大會(huì)（ARM TechCon? 2012）上...>> 詳細(xì)
-
用于移動(dòng)寬帶基礎(chǔ)設(shè)施的新一代無線電數(shù)字前端解決方案2012-09-26
網(wǎng)絡(luò)運(yùn)營(yíng)商在通過使用新型空中接口、更高帶寬和更多蜂窩基站努力擴(kuò)大網(wǎng)絡(luò)容量的同時(shí)，要求顯著地降低設(shè)備成本。另外他們還希望提高網(wǎng)絡(luò)集成度，提升運(yùn)營(yíng)效率。為提供能夠滿足所有這些需求的設(shè)備，無線基礎(chǔ)...>> 詳細(xì)
-
賽靈思工業(yè)電子應(yīng)用方案及產(chǎn)品介紹2012-09-06
-
Vivado設(shè)計(jì)工具產(chǎn)品介紹2012-09-06
-
Getting Started with the Kintex-7 FPGA KC705 Embedded Kit UG913 (v1.0)2012-07-02
-
Lowering Power using the Voltage Identification Bit XAPP555 (v1.0)2012-07-02
-
7 Series FPGA系列綜述 DS180 (v1.11)2012-07-02
-
AXI VDMA Reference Design XAPP742 (v1.0)2012-07-02
-
Xilinx FPGA的功耗優(yōu)化設(shè)計(jì)2012-04-26
對(duì)于FPGA來說，設(shè)計(jì)人員可以充分利用其可編程能力以及相關(guān)的工具來準(zhǔn)確估算功耗，然后再通過優(yōu)化技術(shù)來使FPGA設(shè)計(jì)以及相應(yīng)的PCB板在功率方面效率更高。 靜態(tài)和動(dòng)態(tài)功耗及其變化 在90nm工藝時(shí)，電流泄漏問題對(duì)A...>> 詳細(xì)
-
Xilinx_fpga_設(shè)計(jì)培訓(xùn)中文教程-工具流程實(shí)驗(yàn)2012-04-26
本實(shí)驗(yàn)的目的是熟悉實(shí)現(xiàn)進(jìn)程結(jié)構(gòu)向?qū)Ш?PACE 的使用在本實(shí)驗(yàn)中我們?cè)?ISE中將一 個(gè)設(shè)計(jì)的主要階段走了一遍 建立項(xiàng)添加源文件用結(jié)構(gòu)向?qū)砀倪M(jìn)和/或完成我們 的代指定管腳實(shí)現(xiàn)整個(gè)設(shè)計(jì) >> 詳細(xì)
-
Xilinx FPGA 電路配置2012-04-26
FPGA配置電路可以看成用戶設(shè)計(jì)和硬件電路之間的連接紐帶，最終目的是在一定外部條件下，準(zhǔn)確快速地實(shí)現(xiàn)FPGA系統(tǒng)配置。 在FPGA的配置系統(tǒng)中，軟件編程由FPGA提供商提供，設(shè)計(jì)人員要掌握其操作方法， 將配...>> 詳細(xì)
-
uCOS在xilinx FPGA上的移植代碼和BSP編寫工程2012-04-26
********************************************************************************************************** >> 詳細(xì)
-
Virtex-5系統(tǒng)功耗設(shè)計(jì)的規(guī)則設(shè)計(jì)2012-04-26
the past, ASSPs and ASICs often consumed the majority of power in system powerbudgets. With the increase in FPGA performance, functions, and density, FPGA powerconsumption is now a key design consideration and must meet certain industry>> 詳細(xì)
-
說明ISE+timing+constrain+的用法2012-04-26
Constraints Guide: Quick Start Guide appendix H. wUsing Timing Constraints: Developmental System Reference Guide chapter 6. wTiming Analyzer: Timing Analyzer Reference/User Guide. wTRCE: Developmental System Reference Guide>> 詳細(xì)
-
賽靈思（Xilinx）最新工具更新信息2012-04-26
全新設(shè)計(jì)的PlanAhead?用戶界面和IP套件提高了SoC設(shè)計(jì)組全線產(chǎn)品的工作效率，并有助于向著真正的即插即用IP發(fā)展，即插即用IP的目標(biāo)對(duì)象是Spartan?-6、Virtex?-6 和7系FPGA，包括業(yè)界領(lǐng)先的兩百萬邏輯單元...>> 詳細(xì)
-
Spartan-3E_FPGA_中文數(shù)據(jù)手冊(cè)2012-04-26
目 錄 索 引Spartan-3E FPGA Family:Introduction and Ordering（Datasheet Module 1）.................. 5Introduction__簡(jiǎn)介：................................................................................................... 5Features__特征：.............................>> 詳細(xì)
-
Xilinx 配置專題之--svf專題2012-04-26
When designing for a flexible FPGA configuration solution, one important factor to consider is how to update the FPGA bitstream in-system. For a PROM-based, FPGA configuration solution, the FPGA bitstream is stored within the PROM>> 詳細(xì)
-
Virtex-5 用戶指南2012-04-26
Virtex-5 系列概述本概述簡(jiǎn)要介紹 Virtex-5 系列的功能和產(chǎn)品選擇。? Virtex-5 數(shù)據(jù)手冊(cè)：直流和開關(guān)特性本數(shù)據(jù)手冊(cè)包含 Virtex-5 系列的直流和開關(guān)特性指標(biāo)。? Virtex-5 RocketIO GTP 收發(fā)器用戶指...>> 詳細(xì)
-
使用retiming提高FPGA性能2012-04-26
Retiming is an intelligent process of moving and balancing registers backward and/or forward across combinatorial delay paths to obtain an optimum timing while maintaining the functional behavior of the circuit. As describing by a well-known>> 詳細(xì)
-
Spartan-6 實(shí)現(xiàn)智能驅(qū)動(dòng)控制系統(tǒng)可擴(kuò)展設(shè)計(jì)方案2011-09-27
智能驅(qū)動(dòng)器以及許多汽車和 ISM 廠商正面臨著滿足新的市場(chǎng)需求和不斷發(fā)展的標(biāo)準(zhǔn)要求所帶來的重重挑戰(zhàn)。在現(xiàn)代工業(yè)和汽車應(yīng)用中，電機(jī)必須具有高效、低噪聲、速度范圍寬、可靠性高、成本合理等特性。在當(dāng)今工...>> 詳細(xì)
-
基于Spartan-6 FPGA的可擴(kuò)展驅(qū)動(dòng)控制系統(tǒng)2011-09-27
許多情況下驅(qū)動(dòng)器只是大規(guī)模工藝的一個(gè)組件，因此互操作性也是一項(xiàng)關(guān)鍵的設(shè)計(jì)要求。而影響這種要求的關(guān)鍵因素是工業(yè)網(wǎng)絡(luò)協(xié)議的寬度(即現(xiàn)場(chǎng)總線)和相關(guān)器件特性，因?yàn)樗鼈冇脕順?biāo)準(zhǔn)化驅(qū)動(dòng)器在網(wǎng)絡(luò)中的表達(dá)。現(xiàn)...>> 詳細(xì)
-
基于FPGA多通道同步數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)2011-09-15
引言 數(shù)據(jù)采集在工業(yè)測(cè)控領(lǐng)域里有廣泛的應(yīng)用，它已成為計(jì)算機(jī)測(cè)控系統(tǒng)的一個(gè)重要的環(huán)節(jié)，尤其在設(shè)備故障監(jiān)測(cè)系統(tǒng)中，由于各種設(shè)備的結(jié)構(gòu)復(fù)雜，運(yùn)動(dòng)形式多種多樣，發(fā)生故障的可能部位很難確定，因此我們需要從...>> 詳細(xì)
-
基于FPGA的通用異步收發(fā)器設(shè)計(jì)2011-09-15
摘要：采用Verilog HDL語言作為硬件功能的描述，運(yùn)用模塊化設(shè)計(jì)方法分別設(shè)計(jì)了通用異步收發(fā)器(UART)的發(fā)送模塊、接收模塊和波特率發(fā)生器，并結(jié)合現(xiàn)場(chǎng)可編程門陣列(FPGA)的特點(diǎn)，實(shí)現(xiàn)了一個(gè)可移植的UART模塊...>> 詳細(xì)
-
基于FPGA的高速串行傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)2011-09-15
摘要：作為高傳輸速率和低設(shè)計(jì)成本的傳輸技術(shù)，串行傳輸技術(shù)被廣泛應(yīng)用于高速通信領(lǐng)域，并已成為業(yè)界首選。在此基于對(duì)高速串行傳輸系統(tǒng)的分析，對(duì)實(shí)例進(jìn)行了總體設(shè)計(jì)驗(yàn)證，最終達(dá)到高速傳輸?shù)哪康摹ｊP(guān)鍵詞：...>> 詳細(xì)
-
基于FPGA直接序列擴(kuò)頻系統(tǒng)的設(shè)計(jì)2011-09-15
摘要 針對(duì)一般無線通信系統(tǒng)抗干擾、抗噪聲以及抗多徑性能力差的缺點(diǎn)，提出了一種基于FPGA的直接序列擴(kuò)頻系統(tǒng)設(shè)計(jì)。該設(shè)計(jì)采用63位的pn碼作為擴(kuò)頻調(diào)制的碼序列，在發(fā)送端，對(duì)信息碼進(jìn)行擴(kuò)頻調(diào)制；在接收端，對(duì)收...>> 詳細(xì)
-
基于FPGA的高速自適應(yīng)濾波器的實(shí)現(xiàn)2011-09-15
現(xiàn)代通信信號(hào)處理發(fā)展到3G、4G時(shí)代后，每秒上百兆比特處理速度的要求對(duì)于自適應(yīng)處理技術(shù)是一個(gè)極大的挑戰(zhàn)。使用具有高度并行結(jié)構(gòu)的FPGA實(shí)現(xiàn)自適應(yīng)算法以及完成相應(yīng)的調(diào)整和優(yōu)化，相比于在DSP芯片上的算法實(shí)現(xiàn)可以...>> 詳細(xì)
-
基于FPGA的MT9P401圖像傳感器驅(qū)動(dòng)設(shè)計(jì)2011-09-15
汽車在給人們生活帶來便利的同時(shí)也帶來了交通事故。其中超速行駛是造成交通事故的重要隱患之一。據(jù)研究表明，目前針對(duì)車輛超速行駛情況的道路抓拍系統(tǒng)中所使用的圖像傳感器大多為小面陣器件，普遍為100萬～200萬...>> 詳細(xì)
-
基于FPGA的云閃時(shí)差定位同源脈沖匹配算法實(shí)現(xiàn)2011-09-15
雷電是在雷暴天氣條件下，發(fā)生于大氣中的一種長(zhǎng)距離放電現(xiàn)象，具有大電流、高電壓、強(qiáng)電磁輻射等特征[1]。雷電主要包括云對(duì)地面的放電（地閃）和云與云之間的放電（云閃）[2]，地閃往往對(duì)地面民用工業(yè)、軍 ...>> 詳細(xì)
-
多時(shí)鐘域數(shù)據(jù)傳遞的Spartan-II FPGA實(shí)現(xiàn)2011-09-15
隨著EDA技術(shù)的發(fā)展，由于其在電子系統(tǒng)設(shè)計(jì)領(lǐng)域中的明顯優(yōu)勢(shì)，F(xiàn)PGA已經(jīng)在許多方面得到了廣泛應(yīng)用，特別是在無線通信領(lǐng)域，F(xiàn)PGA以其極強(qiáng)的實(shí)時(shí)性，指令軟件編程的極大靈活性贏得了巨大的市場(chǎng)。本文采用FPGA來...>> 詳細(xì)
-
基于AVR和FPGA高精度數(shù)字式移相發(fā)生器的設(shè)計(jì)2011-09-15
1引 言 語音編碼算法利用語音信號(hào)的冗余信息及某些人耳不敏感的信息，可以在低比特率上獲得較高質(zhì)量的重建語音，壓縮編碼一直是通信中的關(guān)鍵技術(shù)。語音信號(hào)研究者們一直在尋求一種在保持語音質(zhì)量不顯著下降...>> 詳細(xì)
-
基于DVI和FPGA的視頻疊加器設(shè)計(jì)2011-09-15
飛機(jī)研發(fā)過程中，需要對(duì)包含目標(biāo)信息和地圖信息的機(jī)載視頻信號(hào)進(jìn)行調(diào)試。但是機(jī)載顯示終端普遍存在價(jià)格昂貴、使用壽命短等缺點(diǎn)，如果使用它不斷地調(diào)試機(jī)載視頻信號(hào)，則機(jī)載顯示終端的消耗會(huì)增大，研發(fā)成本將...>> 詳細(xì)
