電路功能與優(yōu)勢(shì)

需要能夠提供真16位電平設(shè)置性能的小封裝、超低功耗解決方案？針對(duì)精密16數(shù)模轉(zhuǎn)換應(yīng)用，本電路使用電壓輸出DAC AD5542A/ AD5541A 、基準(zhǔn)電壓源 ADR421BRZ 以及用作基準(zhǔn)電壓緩沖器的20 μA  AD8657 ，提供了一款低功耗、小尺寸解決方案。

基準(zhǔn)電壓緩沖對(duì)于設(shè)計(jì)至關(guān)重要，因?yàn)镈AC基準(zhǔn)輸入的輸入阻抗與碼高度相關(guān)，如果DAC基準(zhǔn)電壓源未經(jīng)充分緩沖，將導(dǎo)致線性誤差。開(kāi)環(huán)增益高達(dá)120 dB的AD8657已經(jīng)過(guò)驗(yàn)證和測(cè)試，符合本電路應(yīng)用關(guān)于建立時(shí)間、失調(diào)電壓和低阻抗驅(qū)動(dòng)能力的要求。

圖1所示的器件組合實(shí)現(xiàn)了最小的PCB面積和最低的功耗。AD5542A采用3 mm × 3 mm、16引腳LFCSP或16引腳TSSOP封裝。AD5541A采用3 mm × 3 mm、10引腳LFCSP或10引腳MSOP封裝。

這一器件組合可以提供業(yè)界領(lǐng)先的16位分辨率、±1 LSB積分非線性(INL)和±1 LSB微分非線性(DNL)，可以確保單調(diào)性，并且具有低功耗、小PCB和高性價(jià)比等特性。

電路描述

對(duì)于無(wú)誤差的理想DAC，輸出電壓與基準(zhǔn)電壓相關(guān)，如下式所示：

其中D為載入DAC寄存器的十進(jìn)制數(shù)據(jù)字，N為DAC的分辨率。

對(duì)于2.5 V基準(zhǔn)電壓且N = 16，上述公式可簡(jiǎn)化為下式：

這樣，在中間電平時(shí)V_OUT 為1.25 V，在滿量程時(shí)VOUT為2.5 V。

LSB大小為2.5 V/65,536 = 38.1 μV。

16位時(shí)，1 LSB也相當(dāng)于滿量程的0.0015%，或者15 ppm FS。

基準(zhǔn)電壓源ADR421（B級(jí)）的室溫初始精度為0.04%，相當(dāng)于16位時(shí)的約27 LSB。此初始誤差可以通過(guò)系統(tǒng)校準(zhǔn)消除。ADR421（B級(jí)）的溫度系數(shù)典型值為1 ppm/°C，最大值為3 ppm/°C。

假設(shè)使用理想基準(zhǔn)電壓源（基準(zhǔn)電壓誤差已通過(guò)系統(tǒng)校準(zhǔn)消除），則AD5542A的最差情況單極性輸出電壓（包括誤差）可通過(guò)下式計(jì)算：

其中：
V_OUT?UNI 為單極性模式最差情況輸出。
D為載入DAC的碼。
V_REF為施加于DAC的基準(zhǔn)電壓（假設(shè)無(wú)誤差）。
V_GE為增益誤差，單位伏特(V)。（注意，基準(zhǔn)電壓緩沖的失調(diào)誤差必須包括在增益誤差中，因此為基準(zhǔn)電壓緩沖選用的運(yùn)算放大器必須具有低輸入失調(diào)電壓特性。）
V_ZSE為零電平誤差（失調(diào)誤差），單位伏特(V)。（注意，可選輸出緩沖放大器的失調(diào)電壓會(huì)增加此誤差。）
INL為DAC的積分非線性，單位伏特(V)。（注意，可選輸出緩沖放大器的非線性會(huì)增加此誤差。）

本電路采用電壓輸出DAC AD5542A，提供真16位INL和DNL。AD5541A/AD5542A的DAC架構(gòu)為分段R-2R電壓模式DAC。采用這種配置，輸出阻抗與碼無(wú)關(guān)，而基準(zhǔn)電壓源的輸入阻抗則與碼高度相關(guān)。因此，基準(zhǔn)電壓緩沖的選擇對(duì)于碼相關(guān)基準(zhǔn)電流的處理非常重要，如果DAC基準(zhǔn)電壓緩沖不充分，可能會(huì)導(dǎo)致線性誤差。選擇配合精密電壓輸出DAC使用的基準(zhǔn)電壓緩沖時(shí)，運(yùn)算放大器的開(kāi)環(huán)增益、失調(diào)電壓、失調(diào)誤差溫度系數(shù)和電壓噪聲也是重要的選擇指標(biāo)。基準(zhǔn)電壓電路中的失調(diào)誤差會(huì)引起DAC輸出端產(chǎn)生增益誤差。

本電路采用驅(qū)動(dòng)/檢測(cè)配置（開(kāi)爾文檢測(cè)）的低功耗CMOS運(yùn)算放大器AD8657作為AD5542A的低阻抗輸出基準(zhǔn)電壓緩沖。AD8657具有120 dB的開(kāi)環(huán)增益，是一款精密、18 V、50 nV/√Hz運(yùn)算放大器。其最大失調(diào)電壓為350 μV，典型溫漂小于2 μV/°C，噪聲為5 μV p-p（0.1 Hz至10 Hz），因而AD8657特別適合那些需要最小誤差源的應(yīng)用。AD8657的另一半用作輸出放大器。AD5542A有兩種工作模式：緩沖模式和非緩沖模式。使用何種工作模式由具體應(yīng)用及其建立時(shí)間、負(fù)載阻抗、噪聲等要求而定。可以選擇輸出緩沖器來(lái)優(yōu)化直流精度或快速建立時(shí)間。DAC的輸出阻抗恒定（典型值6.25 kΩ），且與碼無(wú)關(guān)，但為了將增益誤差降至最小，輸出放大器的輸入阻抗應(yīng)盡可能高。輸出放大器還應(yīng)具有1 MHz或更高的3 dB帶寬。輸出放大器給系統(tǒng)增加了另一個(gè)時(shí)間常數(shù)，因此會(huì)延長(zhǎng)輸出的建立時(shí)間。運(yùn)算放大器的帶寬越寬，則DAC與放大器組合的有效建立時(shí)間越短。

圖1所示的器件組合實(shí)現(xiàn)了最小的PCB面積。AD5542A采用3 mm × 3 mm、16引腳LFCSP或16引腳TSSOP封裝。AD5541A采用3 mm × 3 mm、10引腳LFCSP或10引腳MSOP封裝。

請(qǐng)注意，AD5541A不包含基準(zhǔn)電壓和地上的開(kāi)爾文檢測(cè)線路、清零功能以及R_FB 和 R_INV 電阻。

AD8657和ADR421均采用8引腳MSOP封裝。

測(cè)量結(jié)果表明，AD5542A/AD5541A是高精度、低噪聲電平設(shè)置應(yīng)用的理想選擇。在這一高精度、高性能、低功耗系統(tǒng)中，通過(guò)基準(zhǔn)電壓源ADR421和基準(zhǔn)電壓緩沖AD8657保持直流性能水平。測(cè)量直接在VOUT上進(jìn)行，沒(méi)有連接可選的輸出緩沖器。

電源電流測(cè)量

總電源電流和個(gè)別器件的電源電流利用精密電流表進(jìn)行測(cè)量。

經(jīng)過(guò)測(cè)量，該電路的總電源電流為0.97 mA，而數(shù)據(jù)手冊(cè)中的最大值小于1.5 mA。 

表1列出了測(cè)量結(jié)果和數(shù)據(jù)手冊(cè)值。整個(gè)系統(tǒng)功耗很低（小于5 mW），但精度非常高。

積分非線性和微分非線性測(cè)量

積分非線性(INL)誤差指實(shí)際DAC傳遞函數(shù)與理想傳遞函數(shù)的偏差，用LSB表示。差分非線性(DNL)誤差指實(shí)際步進(jìn)大小與1 LSB的理想值之間的差異。該電路提供16位分辨率，DNL和INL均為±1 LSB。圖3和圖4分別顯示了實(shí)測(cè)的INL和DNL性能。

布局布線考慮

在任何注重精度的電路中，必須仔細(xì)考慮電路板上的電源和接地回路布局。包含本電路的印刷電路板(PCB)應(yīng)將模擬部分與數(shù)字部分分離。如果該電路所在系統(tǒng)中有其它器件要求AGND至DGND連接，則只能在一個(gè)點(diǎn)上進(jìn)行連接。該接地點(diǎn)應(yīng)盡可能靠近AD5542A/AD5541A。本電路應(yīng)該采用具有較大面積接地層和電源層的多層PCB。有關(guān)布局和接地的更多討論，請(qǐng)參考教程MT-031。

AD5542A/AD5541A的電源應(yīng)使用10 μF和0.1 μF電容進(jìn)行旁路。這些電容應(yīng)盡可能靠近該器件，0.1 μF電容最好正對(duì)著該器件。10 μF電容應(yīng)為鉭珠型或陶瓷型電容。0.1 μF電容必須具有低等效串聯(lián)電阻(ESR)和低等效串聯(lián)電感(ESL)，普通陶瓷型電容通常具有這些特性。針對(duì)內(nèi)部邏輯開(kāi)關(guān)引起的瞬態(tài)電流所導(dǎo)致的高頻，該0.1 μF電容可提供低阻抗接地路徑。有關(guān)正確去耦技術(shù)的更多信息，請(qǐng)參考教程MT-101。

電源走線應(yīng)盡可能寬，以提供低阻抗路徑，并減小電源線路上的毛刺效應(yīng)。時(shí)鐘和其它快速開(kāi)關(guān)的數(shù)字信號(hào)應(yīng)通過(guò)數(shù)字地將其與電路板上的其它器件屏蔽開(kāi)。